vhdl大學(xué)實(shí)用教程pdf是面向大學(xué)生用戶提供的一套免費(fèi)的電子課本。本書(shū)在各個(gè)大學(xué)院校都是比較受歡迎的。書(shū)中主要內(nèi)容包含了電路設(shè)計(jì)、驗(yàn)證等理論知識(shí)。同樣也可適用于研究生用戶學(xué)習(xí)！用戶在綠色資源網(wǎng)站下載后，可以直接使用pdf閱讀器查看！

vhdl大學(xué)實(shí)用教程電子書(shū)介紹

這本《VHDL大學(xué)實(shí)用教程》由Kenneth L. Shot著，喬廬峰、尹廷輝、李永成、擰坤等人譯，除了對(duì)語(yǔ)法進(jìn)行全面、詳盡的介紹之外，還對(duì)數(shù)字系統(tǒng)的仿真驗(yàn)證方法進(jìn)行了深入討論。

全書(shū)共16章，前3章概括介紹了VHDL/PLD設(shè)計(jì)方法的特點(diǎn)、VHDL程序的基本結(jié)構(gòu)和程序風(fēng)格、測(cè)試平臺(tái)以及VHDL中的信號(hào)。第4章至第7章介紹了組合邏輯電路的設(shè)計(jì)與驗(yàn)證。第8章至第11章介紹了時(shí)序電路的設(shè)計(jì)方法。第12章至第14章介紹了子程序和程序包。第15章討論了如何采用層次化和模塊化方法實(shí)現(xiàn)復(fù)雜數(shù)字系統(tǒng)。第16章給出了多個(gè)具有一定規(guī)模和復(fù)雜度的程序，通過(guò)這些程序集中展現(xiàn)本書(shū)所重點(diǎn)闡述的語(yǔ)法要點(diǎn)和設(shè)計(jì)方法。

這本《VHDL大學(xué)實(shí)用教程》可作為通信工程、電子工程及相關(guān)專(zhuān)業(yè)高年級(jí)本科生和研究生的教材，還適合從事相關(guān)領(lǐng)域科研開(kāi)發(fā)工作的工程師參考使用。

vhdl大學(xué)實(shí)用教程pdf目錄介紹

第1章 使用VHDL和PLD進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)

1.1 VHDL/PLD設(shè)計(jì)方法

1.2 需求分析與規(guī)范制定

1.3 VHDL設(shè)計(jì)描述

1.4 通過(guò)仿真進(jìn)行驗(yàn)證

1.5 測(cè)試平臺(tái)

1.6 功能（行為）仿真

1.7 可編程邏輯器件（PLD）

1.8 SPLD和22V10

1.9 目標(biāo)器件的邏輯綜合

1.10 布局布線和時(shí)序仿真

1.11 編程和目標(biāo)器件的驗(yàn)證

1.12 VHDL/PLD設(shè)計(jì)方法的優(yōu)點(diǎn)

1.13 VHDL的發(fā)展

1.14 VHDL在仿真和綜合中的應(yīng)用

1.15 本書(shū)的主要目標(biāo)

習(xí)題

第2章 實(shí)體、結(jié)構(gòu)體和編程風(fēng)格

2.1 設(shè)計(jì)單元、庫(kù)單元和設(shè)計(jì)實(shí)體

2.2 實(shí)體說(shuō)明

2.3 VHDL語(yǔ)法定義

2.4 端口模式

2.5 結(jié)構(gòu)體

2.6 編程風(fēng)格

2.7 綜合結(jié)果與程序風(fēng)格的關(guān)系

2.8 抽象和綜合的層次

2.9 層次化設(shè)計(jì)與電路的結(jié)構(gòu)描述

習(xí)題

第3章 信號(hào)和數(shù)據(jù)類(lèi)型

3.1 對(duì)象分類(lèi)和對(duì)象類(lèi)型

3.2 信號(hào)對(duì)象

3.3 標(biāo)量類(lèi)型

3.4 STD_LOGIC類(lèi)型

3.5 標(biāo)量文字（scalar literal）和標(biāo)量常量（scalar constant）

3.6 復(fù)合類(lèi)型

3.7 數(shù)組

3.8 無(wú)符號(hào)和有符號(hào)類(lèi)型

3.9 復(fù)合文字和復(fù)合常量

3.10 整型

3.11 可綜合的端口類(lèi)型

3.12 操作符（算子）和表達(dá)式

習(xí)題

第4章 數(shù)據(jù)流風(fēng)格的組合邏輯電路設(shè)計(jì)

4.1 邏輯操作符

4.2 數(shù)據(jù)流方式結(jié)構(gòu)體中的信號(hào)賦值

4.3 選擇型信號(hào)賦值

4.4 布爾型及相關(guān)的操作符

4.5 條件（型）信號(hào)賦值

4.6 優(yōu)先級(jí)編碼器

4.7 輸入無(wú)關(guān)項(xiàng)與輸出無(wú)關(guān)項(xiàng)

4.8 譯碼器

4.9 查表法

4.10 三態(tài)緩沖器

4.11 避免組合（邏輯）環(huán)路

習(xí)題

第5章 行為風(fēng)格的組合邏輯電路設(shè)計(jì)

5.1 行為風(fēng)格的結(jié)構(gòu)體

5.2 進(jìn)程語(yǔ)句

5.3 順序語(yǔ)句

5.4 case語(yǔ)句

5.5 if語(yǔ)句

5.6 loop語(yǔ)句

5.7 變量

5.8 例題：奇偶校驗(yàn)檢測(cè)器電路

5.9 描述組合邏輯電路的進(jìn)程綜合

習(xí)題

第6章 事件驅(qū)動(dòng)的仿真

6.1 仿真器類(lèi)型

6.2 精確化（elaboration）

6.3 信號(hào)驅(qū)動(dòng)器

6.4 仿真器內(nèi)核進(jìn)程

6.5 仿真初始化

6.6 仿真周期

6.7 信號(hào)和變量

6.8 δ延遲

6.9 δ延遲和組合環(huán)路

6.10 多重驅(qū)動(dòng)器

6.11 信號(hào)屬性

習(xí)題

第7章 組合邏輯電路的測(cè)試平臺(tái)

7.1 設(shè)計(jì)驗(yàn)證

7.2 組合邏輯電路的功能驗(yàn)證

7.3 一個(gè)簡(jiǎn)單的測(cè)試平臺(tái)

7.4 物理類(lèi)型

7.5 單進(jìn)程測(cè)試平臺(tái)

7.6 等待語(yǔ)句

7.7 斷言（assert）和報(bào)告（report）語(yǔ)句

7.8 基于記錄和查找表的測(cè)試平臺(tái)

7.9 計(jì)算激勵(lì)和期望結(jié)果的測(cè)試平臺(tái)

7.10 預(yù)定義的移位操作符

7.11 根據(jù)UUT的功能安排激勵(lì)順序

7.12 將UUT與等效模型進(jìn)行比較

7.13 代碼覆蓋率和分支覆蓋率

7.14 組合邏輯電路的網(wǎng)表驗(yàn)證和時(shí)序驗(yàn)證

7.15 使用VITAL和SDF的時(shí)序模型

習(xí)題

第8章 鎖存器與觸發(fā)器

8.1 時(shí)序系統(tǒng)及其存儲(chǔ)元件

8.2 D鎖存器

8.3 檢測(cè)時(shí)鐘邊沿

8.4 D觸發(fā)器

8.5 使能（門(mén)控）觸發(fā)器

8.6 其他類(lèi)型的觸發(fā)器

8.7 PLD中的基本存儲(chǔ)元件

8.8 定時(shí)需求與同步輸入數(shù)據(jù)

習(xí)題

第9章 多位鎖存器、寄存器、計(jì)數(shù)器和存儲(chǔ)器

9.1 多位鎖存器與寄存器

9.2 移位寄存器

9.3 移位寄存式計(jì)數(shù)器

9.4 計(jì)數(shù)器

9.5 檢測(cè)非時(shí)鐘信號(hào)的邊沿

9.6 具有微處理器接口的脈寬調(diào)制器

9.7 存儲(chǔ)器